Страница: 6/8
Импульсом первой ячейки распределителя триггеры устанавливаются в состояние, при котором с выходов триггеров Т1-T4 снимается 0, а с выхода триггера Ts—l. Этим сигналом переключается ключ Ks, через который подается эталонное напряжение Еэт на резистор Rs, вследствие чего на компаратор поступает наибольшее напряжение £„, составляющее в нашем случае 16 В. Эталонное Е'эт и преобразуемое и, напряжения сравниваются в компараторе: при y,>£'„ на выходе компаратора сигнал отсутствует, при ^<£„— возникает уравновешивающее напряжение С/у в виде импульса, который подается на выход и на элементы И1—И5. Такая логика работы преобразователя объясняется тем, что образуемый код может сниматься непосредственно с тех 'же выходов триггеров, с которых снимается и напряжение, подаваемое на ключи. Поэтому если, например, преобразуется код в напряжение Ux = 15 В, то, очевидно, поскольку 15< 16, триггер Ts должен быть переключен, чтобы с его выходов был снят 0, а не 1, соответствующая числу 16. Для этого на вход триггера с компаратора должна быть подана логическая 1.
Импульс с компаратора поступает на элементы И с некоторой задержкой, так что он совпадает с импульсом распределителя. Поэтому второй импульс с распределителя, совпадая по времени с сигналом управления с компаратора, пройдет через элемент И, перебросит триггер Та с 1 на 0 и одновременно переключит триггер Т4 отчего на выходе Q4 возникает сигнал 1. При этом эталонное напряжение подается через ключ К.4 и преобразуемое напряжение Us будет сравниваться с напряжением, поступающим через резистор R4 и равным 8 В.
Если Ux>Eэт, то сигнал компаратора отсутствует, триггер T5 не переключается, а распределитель в следующем такте изменяет состояние триггера T4 и на входе компаратора окажется напряжение, равное 16+ +8=24 В.
Такая последовательность операций будет повторяться до тех пор, пока преобразуемое напряжение и, не будет скомпенсировано эталонным напряжением с выхода ЦАП с точностью до младшего разряда. В конце цикла на триггерах будет зафиксирован двоичный код, цифровое значение которого пропорционально и,. :
Таким образом, выходной код можно снимать или последовательно во времени в виде обратного двоичного кода с компаратора начиная со старшего разряда, либо параллельно в виде прямого двоичного кода с триггеров. На рис. 13.15, б представлен пример преобразования измеряемого напряжения и,=21 В. Преобразование начинают со старшего разряда (как и взвешивание на весах, когда на чашу весов ставят гири начиная с наибольшей).
Сначала через резистор R5, к компаратору подключается напряжение 16 В и с выхода Qs снимается сигнал /, так как с компаратора сигнал не поступает (16<21) и триггер Fs не переключается. Импульс со второй ячейки распределителя переключает триггер Г<, в результате логическая 1 с выхода Q4 открывает ключ /<4 и подсоединяет к компаратору добавочное напряжение, равное 8 В. Поскольку требуется уравновесить оставшееся напряжение 21 — 16 ==5 В, а 8>5, с компаратора будет снят импульс, открывающий элемент И4 с приходом импульса с третьей ячейки распределителя. Поэтому импульс с элемента И^ через сборку ИЛИ переключит триггер та и Q4=0. На рис. 13.15, в показано, что сначала снимается 1, затем 0, потом опять 1, так как после выключения ключа Кз эталонное напряжение 4 В оказывается меньше оставшегося нескомпенсированным напряжения 5 В. Далее снова следует сигнал 0 (2>1) и, наконец, сигнал 1. С выходов Qs—Qi будет снят код 10101.
Основными источниками погрешностей преобразования являются декодирующая сетка сопротивлений, источник эталонного напряжения и ключи. Кроме того, точность работы преобразователя определяется чувствительностью и стабильностью компаратора.
Преобразование кодов в напряжение или ток
В качестве преобразующих устройств используются цифро-аналоговые преобразователи (ЦАП), выполненные в виде декодирующих сеток из резисторов. Для преобразования кодовой посылки в ток или напряжение необходим параллельный код. Поэтому перед преобразованием последовательный код записывается в регистр и в нужный момент со всех его ячеек снимается параллельный код. Сопротивления резисторов в декодирующей сетке выбирают так, чтобы выходное напряжение сетки было пропорционально декодируемому числу. По способу построения декодирующие' сетки подразделяют на последовательные и параллельные, а по режиму работы — с суммированием напряжений и токов.
Реферат опубликован: 27/02/2009