Страница: 4/11
ся в той же микроинструкции, что и микрокоманда.
n1 { m1 } A│ Y H A0 A1│
─┼──────────┤
n2 { m2 } 0│m1 x 1 1│
│ │
<<GO(a;d1,n3)>> 1│m2 0 2 3│
│ │
d1 { m0 } 2│m0 0 2 3│
│ │
<<GO(a;d1,n3)>> 3│m3 x 4 4│
│ │
n3 { m3 } 4│m4 0 5 0│
│ │
n4 { m4 } 5│m0 1 6 4│
│ │
<<GO(a;d2,n1)>> 6│m5 0 6 4│
─┴──────────┘
d2 { m0 }
<<GO(b;n5,n3)>>
n5 { m5 }
<<GO(a;n5,n3)>>
СХЕМА С ЧАСТИЧНОЙ ЗАПИСЬЮ АДРЕСА
Последовательный вариант Конвейерный вариант
┌────────────────────────┐ ┌─────────────────────────┐
│ ┌───┐ ┌┬──┬┐ ┌───┐│e │ ┌───┐ ┌───┐ e ┌┬──┬┐│
│ │MUX│ q ││RG││q'│ROM├┘ │ │MUX│ q'│ROM├────>┤│RG│├┘
└>┤0 ├────>┤│ │├─>┤ │ Y └>┤0 ├──>┤ │ Y ││ ││Y'
a─>┤1 │ S ││ ││S'│ ╞══> a─>┤1 │ S'│ ╞════>╡│ │╞═>
b─>┤2 │ ╔══>╡│ │╞═>╡ ╞══╗ b─>┤2 │ ╔>╡ │ H ││ ││
│А │ ║ C││ ││ │ ╞╗ ║ │ │ ║ │ ├────>┤│ │╞═╗
└A──┘ ║ ─/┴┴──┴┘ └───┘║ ║ │ │ ║ │ │ S ││ ││ ║
║ H ╚════════════════╝ ║ │А │ ║ │ ╞════>╡│ │╞╗║
╚═══════════════════════╝ └A──┘ ║ └───┘ ─/┴┴──┴┘║║
║ H' ║ C ║║
║ ╚═════════════════╝║
╚═══════════════════════╝
При этом способе адресации альтернативные адреса отлича-
ются только одним разрядом ( в данном варианте - младшим ),
формируемым входным сигналом. Остальные разряды адреса указы-
ваются вместе с микрокомандой в одной и той же микроинструк-
ции. При безусловном переходе в данном варианте схемы младший
разряд также указывается в микроинструкции. При адресации
одного и того же микроблока различными операторами условного
перехода может возникнуть КОНФЛИКТ АДРЕСАЦИИ. В этом случае
одну и ту же микроинструкцию приходится располагать в различ-
ных ячейках управляющей памяти. Если различные операторы ус-
ловного перехода одними и теми же предикатными значениями
указывают на одни и те же микроблоки, то нет и конфликта ад-
ресации.
Адрес
n1 { m1 } --(0,0),(2,1) S'q'│ Y H S e│
────┼────────┤
Реферат опубликован: 28/11/2009