Страница: 4/12
сировавшийся под названием 80586). Этот МП еще более мощен, особенно
при вычислениях над вещественными числами.
Фирмой INTEL (США) в развитии МП 8086 и 8088 (отечественные ана-
логи К18110ВМ86 и К1810ВМ88) разработаны высокопроизводительные
16-разрядные Мп 80186, 80286 и 32-разрядные МП 80386, 80386SX, 80486.
ОСНОВНЫЕ ХАРАКТЕРИСТИКИ МП СЕРИИ 8086-80486
характеристика ! 8086 ! 80286,! 80386, ! 80486 !
!_8088 _!80286Sx!80386SX_! _!
Разрядность:
АЛУ 16,16 16,16 32,32 32
шины данных 16,8 16,8 32,16 32
адреса 20,20 24,24 32,32 32
Адресное пространство ОЗУ, 1 16 4096 4096
Мбайт
число команд 135 145 188 196
кэш-память, Кбайт - - - 8
Сопроцессор:
автономный 8087 80287 80387, -
80387SX
встроенный - - - 80387
Тактовая частота, МГц 4-12 6-16 12-33 20-33
Корпус микросхемы:
число рядов 2 4 4 4
число контактов 40 68 132 168
Рассмотрим, как пример МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ 80286.
Он включает следующие микросхемы:
80286 - однокристальный 16-разрядный МП;
80287 - однокристальный 80-разрядный математический сопроцессор;
82284 - генератор тактовых сигналов;
82288 - системный контроллер;
82289 - арбитр магистрали.
МП 80286 в 6 раз более производительнее МП 8086. Аппаратура МП
обеспечивает гибкую и эффективную защиту памяти, контролируемый доступ
к ресурсам ОС, изоляцию индивидуальных прикладных программ друг от
друга и малое время реакций на прерывания.
В 80286 используется конвейерный принцип выполнения команд с че-
тырьмя уровнями конвейеризации, реализованными в четырех раздельных
логических устройствах: интерфейса шины, адресов команд и исполнитель-
ном устройстве. Эти устройства работают одновременно: циклы обращения
к памяти, вечисления адресов и контроля защиты, декодирования и выпол-
нения команд могут совмещаться.
-------------------------- ----------------------------
_ _
_ _
_ _
_ _
-------------------------- ----------------------------
-------------------------- ----------------------------
_ _
_ _
_
_
_
_
-------------------------- ----------------------------
Рис. 2. СТРУКТУРНАЯ СХЕМА 16-РАЗРЯДНОГО МП.
Интерфейс шины передает байт инф. по каждому циклу тактовой час-
тоты из своей очереди в устройство команд, которое декодирует и преоб-
разует формат полных данных и помещает их в очередь команд, ожидающих
выполнения .
Исполнительное устройтсво содержит рабочие регистры, АЛУ и мик-
ропрограммное ПЗУ, которое определяет последовательность внутренних
микрокоманд. Когда текущая команда близка к завершению, ПЗУ генерирует
сигнал, по которому исполнительное устройство принимает следующий ад-
рес ПЗУ из очереди команд, что обеспечивает непрерывность его работы.
Многоуровневый механизм защиты памяти МП исключительно гибок:
можно использовать два, три или четыре уровня защиты для системных
программ, обеспечивая качество защиты для системных программ, обеспе-
чивающих качество защиты команд, необходимое для любой конкретной ЭВМ.
Резервируя один уровень привилегированности для расширений ОС, можно
специализировать функции ЭВМ, не затрагивая первоначального ПО.
Основным механизмом защиты предусматривается предоставление каж-
дой задаче управляемого доступа к двум областям виртуальной памяти -
одной общей и одной частной - в соответствии с содержимым глобальной и
локальной дескрипторных таблиц:
в глобальном перечисляются сегменты, к которым могут обращаться
все системные задачи, с учетом ограничений только по уровням привиле-
Реферат опубликован: 29/10/2008