Страница: 2/6
Спецификация PC100. Ключевые моменты
· Определение минимальной и максимальной длины пути для каждого сигнала в модуле.
· Определение ширины дорожек и расстояния между ними.
· 6-слойные платы с отдельными сплошными слоями масса и питание.
· Детальная спецификация расстояний между слоями.
· Строгое определение длины тактового импульса, его маршрутизации, момента начала и окончания.
· Подавляющие резисторы в цепях передачи данных.
· Детальная спецификация компонента SDRAM. Модули должны содержать чипы памяти SDRAM, совместимые с Intel SDRAM Component SPEC (version 1.5).
Данной спецификации отвечают только 8-нс чипы, а 10-нс чипы, по мнению Intel, неспособны устойчиво работать на частоте 100 МГц.
· Детальная спецификация программирования EEPROM. Модуль должен включать интерфейс SPD, совместимый с Intel SPD Component SPEC (version 1.2).
· Особые требования к маркировке.
· Подавление электромагнитной интерференции.
· Местами позолоченные печатные платы.
Введение стандарта PC100 в некоторой степени можно считать рекламной уловкой, но все известные производители памяти и системных плат поддержали эту спецификацию, а с появлением следующего поколения памяти переходят на его производство.
Спецификация PC100 является очень критичной, одно описание с дополнениями занимает больше 70 страниц.
Для комфортной работы с приложениями, требующими высокого быстродействия, разработано следующее поколение синхронной динамической памяти - SDRAM PC133. В продаже можно найти модули, поддерживающие эту спецификацию, причем цена на них превышает цены соответствующих моделей PC100 на 10-30%. Насколько это оправдано, судить довольно сложно. Продвижением данного стандарта на рынок занимается уже не Intel, а их главный конкурент на рынке процессоров AMD. Intel же решила поддерживать память от Rambus, мотивируя это тем, что она лучше сочетается с шиной AGP 4x.
133-МГц чипы направлены на использование с новым семейством микропроцессоров, работающих на частоте системной шины 133 МГц, и полностью совместимы со всеми PC100-продуктами. Такими производителями, как VIA Technologies, Inc., Acer Laboratories Inc. (ALi), OPTi Inc., Silicon Integrated Systems (SiS) и Standard Microsystems Corporation (SMC), разработаны чипсеты, поддерживающие спецификацию PC133.
Недавно появилась еще одна интересная технология - Virtual Channel Memory. VCM использует архитектуру виртуального канала, позволяющую более гибко и эффективно передавать данные с использованием каналов регистра на чипе. Данная архитектура интегрирована в SDRAM. VCM, помимо высокой скорости передачи данных, совместима с существующими SDRAM, что позволяет делать апгрейд системы без значительных затрат и модификаций. Это решение также нашло поддержку у некоторых производителей чипсетов.
SPD (Serial Presence Detect)
SPD - это небольшой чип, находящийся на модуле памяти и хранящий некоторые его параметры (рабочее напряжение, число банков, тип, емкость, время доступа и т. д.). Информация записывается в микросхемы EEPROM, позволяющие запоминать 2048 бит. Первые 128 байт не могут быть перезаписаны и отводятся под некоторую специальную информацию производителя, а оставшееся место доступно пользователю и содержит данные модуля. На модулях "безымянного" производства, как правило, SPD отсутствует, хотя некоторые материнские платы требуют его наличия (например, платы на чипсете 440LX). Возможно, это сделано, чтобы исключить использование "левой" продукции или чтобы избавить пользователя от необходимости делать вручную настройку памяти в BIOS.
Синхронное выполнение
Сейчас уже не актуально использовать 66-МГц шины памяти. Разработчики DRAM нашли возможность преодолеть этот рубеж и извлекли некоторые дополнительные преимущества путем осуществления синхронного интерфейса.
С асинхронным интерфейсом процессор должен ожидать, пока DRAM закончит выполнение своих внутренних операций, которые обычно занимают около 60 нс. С синхронным управлением DRAM происходит защелкивание информации от процессора под управлением системных часов. Триггеры запоминают адреса, сигналы управления и данных, что позволяет процессору выполнять другие задачи. После определенного количества циклов данные становятся доступны, и процессор может считывать их с выходных линий.
Другое преимущество синхронного интерфейса заключается в том, что системные часы задают только временные границы, необходимые DRAM. Это исключает необходимость наличия множества стробирующих импульсов. В результате упрощается ввод, т. к. контрольные сигналы адреса данных могут быть сохранены без участия процессора и временных задержек. Подобные преимущества также реализованы и в операциях вывода.
Реферат опубликован: 8/07/2006