Страница: 2/2
Схема структурная.
Описание блок-схемы структурной.
1.С шины данных в регистры RG1, RG3 принимаются:мантисса Ма и порядок Ра а прямом коде.
2.Далее в регистры RG2 и RG4 принимаются: мантисса Мв и порядок Рв
в прямом коде.
3.Ра и Рв переводятся в дополнительный код и записываются в регистры RG1 и RG2.
4.На сумматоре SM1 из [Ра]доп. Вычитается [Pв]доп. И результат [М]доп. записывается в регистр RG6.
5.[М]Доп. Из RG6 [М]доп. Подаётся на преобразователь кода CODE3
|
и переводится в прямой код.
6.Из регистра RG6 [М]пр заносится в компаратор KOMPAR1 и сравнивается с 10.
7.Если компаратор выдаёт сигнал МÊ10, то в зависимости от знака при м>0 Pc(RG7) -выровненный порядок приравнивается либо к Pa RG1 и Мв(RG4)=0, При M<0 Pc=Pb (RG7=RG2) и Ма=0(RG2=0).
8.Если компаратор (KOMPAR1) выдаёт сигнал M<0, то на компараторе KOMPAR3 M сравнивается с 0,При М=0 Pc=Pa=Pb, (RG7=RG1), сдвиг не нужен.
Если М¹0, то М заносится в вычитающий счётчик S-1 и при каждом цикле уменьшается на единицу, в зависимости от знака сдвигая вправо на 1 разряд Ма при М<0 и Мв при М>0.
9.Затем [М]пр из счётчика подается в компаратор KOMPAR1 и сравнивается с 0.
Если М¹0, то цикл повторяется, если М=0, то RG2 и RG7; и
RG3 и RG7 выдаются на шину данных.
Описание управляющих сигналов.
Ус1- по этому сигналу с шины данных в регистры 1 и 3 одновременно принимаются порядок и мантисса числа “А”.
Ус2- по этому сигналу с шины данных одновременно в регистры 2 и 3 принимаются порядок и мантисса числа “В”.
Ус3- по этому сигналу порядки чисел А и В в обратном коле одновременно записываются из преобразователей кода в регистры 1 и 2 соответственно.
Ус4- по этому сигналу из сумматора SM1 разность порядков [М]пр.
Записывается в регистр RG6.
Ус5- по сигналу УС5 происходит запись выровненного порядка Pc в регистр RG7.
Список элементов
1 6-разрядных, тактируемых регистра (Рг1 Рг2 Рг5 Рг7)
2 10-разрядных, тактируемых регистра сдвиг вправо (Рг3 Рг4)
1 6-разрядный сумматор
1 6-разрядный вычитающий счётчик
3 6-разрядных компаратора = ¹
Реферат опубликован: 24/10/2006