Страница: 4/11
2.Второе слагаемое также устанавливается на Рг1 и анализируется его знак: если знак отрицательный, то операнд инвертируется, если положительный - сразу начинается суммирование операндов на Рг2 ( сумматоре )
3.После суммирования анализируется знак результата: если результат отрицательный, то он инвертируется, если положительный - добавляется “+1” ЦП к младшему разряду результата и выполняется анализ признаков переполнения
 |
4.В случае переполнения разрядной сетки машины формируется признак переполнения j, если переполнение отсутствует, то выполняется переход на конец микропрограммы сложения.
Для того, чтобы структурная схема, показанная на рис. 4 могла выполнять операцию вычитания, достаточно перед выполнением операции проинвертировать знак второго слагаемого.
Теперь рассмотрим алгоритм умножения. Умножение двоичных чисел с фиксированной запятой можно свести к последовательности сдвигов и сложений Наиболее удобен следующий алгоритм: умножение начинается с младших разрядов множителя, который сдвигается вправо, сумма частичных произведений также сдвигается вправо, множимое - неподвижно. На рис. 5 показана графическая интерпретация этого алгоритма.
1.В начале операции все регистры устанавливаются в нулевое состояние.
2.Множимое и множитель располагаются в определенных регистрах, предусматриваются также регистры, в которых образуется сумма частичных произведений.
3.Анализируется младший разряд множителя: если он имеет значение “1”, то к сумме частичных произведений прибавляется множимое.
4.Производится сдвиг суммы частичных произведений и множителя на один разряд вправо.
5.Действия 3 и 4 повторяются n раз ( n - разрядность сомножителей )
Структурная схема микропрограммы умножения показана на рис. 6. Ввиду громоздкости деление здесь не рассматривается.
Теперь, можно приступать к рассмотрению конкретного АЛУ, что и будет сделано. В качестве примера возьмем АЛУ цифрового сигнального процессора - специализированного процессора с RISC архитектурой, предназначенного для решения задач цифровой обработки сигналов. Трудно найти такую область техники, где не могли бы применяться сигнальные процессоры. Это цифровая фильтрация, кодирование и декодирование информации, обработка звука и распознавание речи, обработка изображений, медицина, измерительная техника, управляющие системы и многое другое.
Цифровые сигнальные процессоры
Чем же отличается цифровой процессор от обычного микропроцессора ? В первую очередь - архитектурой и системой команд. В основу построения DSP (Digital Signal Processor) положены следующие принципы :
·использование гарвардской архитектуры
·сокращение длительности командного цикла
·применение конвейеризации
·применение аппаратного умножителя
·включение в систему команд специальных команд цифровой обработки сигнала
Гарвардская архитектура подразумевает хранение программ и данных в двух раздельных запоминающих устройствах. Соответственно на кристалле имеются раздельные шины адреса и данных ( в некоторых типах процессоров - несколько шин данных и адреса ). Это позволяет совмещать во времени выборку и исполнение команд
Конвейерный режим используется для сокращения командного цикла. Обычно применяется двух- или трехкаскадный конвейер, что позволяет на различных стадиях выполнения одновременно обрабатывать две или три инструкции.
Аппаратный умножитель применяется для сокращения времени выполнения одной из основных операций цифровой обработки сигнала - умножения. В процессорах общего назначения эта операция используется за несколько тактов сдвига и сложения ( см. рис.5 ) и занимает много времени, а в DSP благодаря специализированному умножителю - один цикл.
Алгоритм выполнения сложения и деления в арифметико-логическом устройстве, на примере цифрового сигнального процессора семейства ADSP-21xx.
Реферат опубликован: 15/12/2009