Выбор логической структуры процессора

Страница: 14/14

│ │Условный переход: │ │ │ │ │ │

│12.│ успешный │ 10.4 │ │ │ │ │

│13.│ неуспешный │ 2.2 │ │ │ │ │

│ │Логические операции: │ │ │ │ │ │

│14.│ сравнение (ф.зпт) │ 4.8 │ │ │ │ │

│15.│ сдвиг (на 3 разряда) │ 3.4 │ │ │ │ │

├───┼────────────────────────┼───────┼──────┼──────┼──────┼───────┤

│ │ Суммарное значение │ │ -- │ -- │ │ │

└───┴────────────────────────┴───────┴──────┴──────┴──────┴───────┘

Среднее время выполнения команды (такт): Тст = Ткт/100

Тст =

Производительность процессора (ком/такт): Пт = 1/Тст

Пт =

Требуемый машинный такт (мкс): Тм є Пт/Пз

Тм =

Среднее время выполнения команды (мкс): Тсм = Ткм/100

Тсм =

Реальная производительность процессора (млн.ком/с): Пр = 1/Тсм

Пр =

Технико-экономическая эффективность (ком/с*руб): Р = Пр/Ср

З А К Л Ю Ч Е Н И Е

Результаты разработки процессора ЭВМ Единой системы заданной

производительности показывает, что для данного уровня производитель-

ности технически и экономически целесообразным является использование

элементной базы, позволяющей иметь машинный такт не более 60 нс,

совмещенная обработка, при которой можно выполнять одновременно до 5

команд, и использование сверхоперативной буферной памяти емкостью не

менее 64 Кбайт. Применение других методов ускорения операций:

совмещение на этапе выполнения операции - получение промежуточных

результатов (полусумм и поразрядных переносов); реализация операций

умножения/деления на специальном устройстве с конвейерной обработкой

и др., не целесообразно.

Реферат опубликован: 3/05/2009